Vddq что это в сокете
В последнее время в конференциях появилось огромное количество вопросов по стандарту AGP, и, в частности, по совместимости видеокарт и материнских плат, поддерживающих разные версии этого стандарта. Эта статья представляет собой попытку рассказать об этом интерфейсе, и дать ответ на интересующие многих вопросы, в частности, о совместимости старых материнских плат с новыми видеокартами.
1. AGP 1.0 : Как это было…
За основу интерфейса AGP 1.0 была взята шина PCI 2.1, а точнее, ее вариант PCI 32/66 32х разрядная шина с частотой работы 66MHz. В стандарте AGP 3.0 предусмотрено расширение разрядности до 64х бит при сохранении обратной совместимости, но пока такие конфигурации не реализованы. Электрически (но не по слоту и разводке) AGP 1.0 остался обратно совместим с PCI, но получил и кое-какие расширения:
-
Очередь запросов. На AGP, в отличие от PCI, для передачи следующего адреса дожидаться окончания текущей передачи вовсе не обязательно можно сделать сразу несколько запросов на чтение (запись), а затем последовательно считать (передать) данные.
Этот вариант AGP довольно быстро стал общим стандартом, VIA, SIS и ALi выпустили собственные чипсеты с поддержкой AGP.
2. AGP 2.0 : …и начинаются чудеса…
Довольно быстро развитие системной памяти привело к тому, что ее пропускная способность превысила пропускную способность AGP 1.0 даже в режиме 2x. Естественно, был разработан новый стандарт AGP 2.0. И вот тут-то чудеса и начались. Кроме мелких усовершенствованиях режима Bus Master, оставшегося от PCI, было одно-единственное, но глобальное изменение спецификации - для реализации передач QDR (4 передачи за такт) сигнальные уровни интерфейса были снижены до 1.5V вместо 3.3V в AGP 1.0. Из-за того, что при таких частотах емкость проводников начинает играть уже существенное значение, понижение уровня логической «1» способно уменьшить потребление выходных каскадов и повысить быстродействие и стабильность. Вопреки распостраненным заблуждениям, напряжение линий, по которым подается питание для чипа и памяти (или их стабилизаторов) не изменилось все 3 линии, VDD 3.3, VDD 5 и VDD 12 так и остались в разъеме. С 3.3V до 1.5V изменилось только VDDQ напряжение питания для выходных каскадов чипа. Мало кто знает, но подобное решение уходит корнями еще в спецификацию PCI изначально эта шина имела уровень логической «1» 5.0V, а в спецификации PCI 2.1 для реализации частоты 66MHz было предусмотрено его снижение до 3.3V. Проблем не возникло, во-первых, потому, что варианты PCI 32/66 и 64/66 широкого распостранения до сих пор не получили, присутствуя только в серверных решениях, а во-вторых, из-за того, что сигнальные уровни шины однозначно задаются ключами слота PCI:
Для совместимости с AGP 1.0 новых материнских плат и видеокарт были предприняты следующие действия:
Даже базовые материнские платы предоставляют несколько производных величин помимо основного напряжения, а в моделях класса high-end этих значений несметное количество. Порой даже опытным энтузиастам разгона трудно понять значение того или иного параметра. Мы постараемся объяснить все эти значения напряжений на понятном языке.
Первыми в данном вопросе путаницу вносят производители материнских плат. Производители CPU и наборов микросхем тоже дают официальные названия всех напряжений, каждый производитель материнских плат, по непонятным причинам, присваивает им свои названия. В мануалах к платам производитель обычно не объясняет значение того или иного названия. Сначала рассмотрим, какие названия напряжений производители CPU дают своим продуктам.
Процессоры производства Intel используют следующие напряжения (официальные названия):
VCC. Основное напряжение CPU, которое неофициально может называться, как Vcore. Обычно, когда говорят “напряжение центрального процессора”, то имеют в виду данную величину. Опция, которая управляет данным напряжением на материнских платах, может называться “CPU Voltage”, “CPU Core”, и т.д.
VTT. Напряжение, подаваемое на интегрированный контроллер памяти (для CPU, где есть этот компонент), на шину QPI (также, если таковая имеется в процессоре), на шину FSB (для CPU на данной архитектуре), на кэш памяти L3 (если присутствует), на шину контроля температуры (PECI, Platform Environmental Control Interface, если данная особенность присутствует в CPU), а также на другие схемы, в зависимости от модели и семейства CPU. Важно понять, что на процессорах AMD “VTT” обозначается другое напряжение, а VTT на процессорах Intel - это эквивалент VDDNB на процессорах AMD. Данное напряжение изменяться посредством опций “CPU VTT”, “CPU FSB”, “IMC Voltage” и “QPI/VTT Voltage”.
VCCPLL. Напряжение, используемое в CPU, для синхронизации внутренних множителей (PLL, Фазовая автоматическая подстройка частоты). Это напряжение может быть изменено с помощью “CPU PLL Voltage”.
VAXG. Напряжение, подаваемое на видеоконтроллер, интегрированный в CPU. Доступно на Pentium G6950, Core i3 5xxx и Core i5 6xx процессоры. Эта опция может называться “Graphics Core”, “GFX Voltage”, “IGP Voltage”, “IGD Voltage” и “VAXG Voltage”.
CPU clock voltage. Некоторые материнские платы позволяют Вам менять напряжение базовой частоты CPU. Это можно делать через опции, называемые “CPU Clock Driving Control” or “CPU Amplitude Control”.
Процессоры Intel. Напряжения, относящиеся к памяти. В то время, как у всех процессоров производства AMD есть встроенный контроллер памяти, то у процессоров Intel, эта особенность присутствует только у более новых моделей (Core i3, Core i5 и Core i7). Поэтому установка напряжений, относящихся к памяти, может быть произведена через настройки CPU или северного моста в составе набора микросхем (MCH, Memory Controller Hub), в зависимости от Вашей платформы. По этой причине напряжения и были разнесены на две группы.
На шине памяти может присутствовать три различных вида напряжений:
VDDQ. Сигнальное напряжение на шине памяти. JEDEC (организация, стандартизирующая память) называет эту величину напряжением SSTL (Stub Series Termination Logic). Это распространенная величина напряжения памяти, и она может скрываться за следующими названиями: “DIMM Voltage”, “DIMM Voltage Control”, “DRAM Voltage”, “DRAM Bus Voltage”, “Memory Over-Voltage”, “VDIMM Select”, “Memory Voltage” и т.д. Значение по умолчанию для этой линии 1.8 в для памяти DDR2 (SSTL_1.8) или 1.5 в для DDR3 (SSTL_1.5).
Termination voltage. Напряжение, подаваемое на логические схемы в чипах памяти. По умолчанию данное напряжение устанавливается, как половина значения напряжения
VDDQ/SSTL (основное напряжение на памяти). Эта опция может быть обозначена как “Termination Voltage” or “DRAM Termination”. Обратите внимание, что для процессоров AMD это напряжение называется VTT, а в случае с процессорами Intel, VTT - это вторичное напряжение процессора (см. предыдущую страницу).
Reference voltage. Референсное напряжение, которое определяет уровень напряжения на контроллере памяти и модулях памяти. При определенном значении Reference voltage напряжения на шине памяти ниже определяются как “0”, а выше этого значения, как “1”. По умолчанию значение Reference voltage составляет половину напряжения SSTL (коэффициент 0.500x), но некоторые материнские платы позволяют Вам изменять это отношение, обычно посредством опций “DDR_VREF_CA_A”, “DRAM Ctrl Ref Voltage” и т.п. “CA”, “Ctrl” and “Address” относятся к линиям управления шины памяти (официальное название JEDEC для этого напряжения - VREFCA). “DA” and “Data” относятся к линиям данных шины памяти (официальное название JEDEC для этого напряжения - VREFDQ). Эти опции настраиваются при помощи установки коэффициента. Например, значение “0.395x” означает, что референсное напряжение будет равно 0.395 от величины напряжения SSTL. Обычно, материнские платы на платформе Intel, позволяют Вам управлять этими напряжениями раздельно для каждого канала памяти. Таким образом, опция “DDR_VREF_CA_A” определяет референсное напряжение для канала A, а “DDR_VREF_CA_B” тоже самое для канала B.
Процессоры Intel. Напряжения, относящиеся к набору микросхем. Опции, связанные с набором микросхем, включают все напряжения, которые не были описаны на предыдущей странице:
North bridge voltage. Это напряжение, которое подается на северный мост в составе набора микросхем системной платы. Отметим, что Intel называют северный мост, как MCH (Memory Controller Hub, на материнских платах для процессоров без интегрированного контроллера памяти), IOH (I/O Hub, на материнских платах, под CPU со встроенным контроллером памяти. Реализация набора микросхем в двух чипах) или PCH (Platform Controller Hub, на материнских платах, где CPU также имеет интегрированный контроллер памяти, но набор микросхем реализован в виде одного чипа). Таким образом, название данной опции может немного изменяться в зависимости от платформы. В случае наборов микросхем PCH существует два отдельных напряжения, VccVcore (обычно обозначается в настройках материнской платы как “PCH 1.05 V” или “PCH PLL Voltage” и является основным напряжением чипа), а также напряжение VccVRM (такие опции, как “PCH 1.8 V” или “PCH PLL Voltage” регулируют напряжение, подаваемое на внутренние множители чипа).
South bridge voltage. Напряжение, подаваемое на чип южного моста. Intel называют чип южный моста - ICH (I/O Controller Hub). Название опции, отвечающей за установку данного напряжения, может быть “SB Voltage” and “ICH Voltage”.
PCI Express voltage. Если Вы хотите изменить напряжение PCI Express, то нужно будет сначала определить, каким образом в Вашей системе управляются слоты и линии PCI Express. Например, некоторые CPU от Intel, могут управлять одной x16 или двумя x8 PCI Express линиями для подключения для видеокарт, а низкоскоростными PCI Express управляет набор микросхем (PCH). На некоторых других платформах управление слотами PCI Express для видеокарт осуществляется северным мостом (MCH или IOH), в то время как низкоскоростными PCI Express, управляет чип южного моста (ICH). Напряжение, используемое на линиях PCI Express, обычно, регулируется аппаратно, поэтому оно автоматически изменяется при изменении напряжений CPU, северного (PCH/MCH) или южное моста, в зависимости от того, где реализовано управление линиями PCI Express. В некоторых наборах микросхем (например, Intel X58) есть возможность устанавливать напряжения для линий PCI Express. На материнских платах, основанных на таких чипсетах, Вы найдете специальные опции для установки напряжения PCI Express. Например, “IOHPCIE Voltage” изменяет напряжение линий PCI Express, которым управляет северный мост материнской платы (IOH). А при помощи такой опции, как “ICHPCIE Voltage” можно устанавливать напряжение линий ICHPCIE Voltage, которыми управляет южный мост материнской платы (ICH).
PCI Express clock voltage. Некоторые материнские платы позволяют Вам устанавливать напряжение элементов, отвечающих за частоту шины PCI Express. Данный параметр может называться “PCI-E Clock Driving Control” или “PCI Express Amplitude Control”.
Кристалл процессора Core i7 (Nehalem) с другими компонентами системы (северным мостом X58 и модулями памяти DDR3) связывают два внутренних архитектурных блока: интерфейсный блок QuickPath Interconnect (QPI), формирующий на выходе последовательный системный интерфейс для связи с чипсетом (и другими процессорами в многопроцессорных вариантах), и интегрированный в процессор трехканальный контроллер памяти Integrated Memory Controller (IMC), формирующий на выходе интерфейсы для связи с модулями памяти. Кроме того, процессор поддерживает достаточно большое число внешних служебных связей, необходимых выполнения функций управления, контроля, энергосбережения и т. п.
Ввиду того, что Core i7 относятся к новому поколению процессоров, использующему микроархитектуру Nehalem, следует напомнить об основных характерных особенностях его построения:
- врождённая четырёхъядерная архитектура строения, единый процессорный кристалл включает четыре ядра с 256-килобайтным L2 кэшем и общий разделяемый L3 кэш;
- замена процессорной шины Quad Pumped Bus новым последовательным интерфейсом QuickPath с топологией точка-точка, который может использоваться не только для соединения процессора и чипсета, но и для связи процессоров между собой;
- встроенный в процессор контроллер памяти, поддерживающий трёхканальную DDR3 SDRAM, при этом каждый канал способен работать с двумя небуферизованными модулями DIMM;
- поддержка технологии SMT (Simultaneous multithreading), аналогичную памятной технологии Hyper-Threading (благодаря ей каждое ядро Core i7 может исполнять два вычислительных потока одновременно, в результате чего процессор представляется в операционной системе восемью ядрами);
- разделяемый кэш третьего уровня общим объёмом 8 Мбайт;
- встроенный микроконтроллер PCU, независимо управляющий напряжением и частотой каждого из ядер, обладающий возможностями автоматического разгона отдельных ядер при сниженной нагрузке на другие ядра;
- поддержку нового набора инструкций SSE4.2;
- Core i7 производится по технологии с нормами производства 45 нм, состоит из 731 млн. транзисторов и имеет площадь ядра 263 кв.мм.
Микроархитектурные улучшения, сделанные в глубине ядра, не несут в себе революционных изменений в ядре, а в основном обуславливаются оптимизацией давно существующей микроархитектуры Core под работу с технологией SMT. Основные же новации, приходящие в настольные системы вместе с процессорами Core i7, касаются платформы в целом.
Процессоры Core i7 отличаются от своих предшественников поколения Core 2 не только с точки зрения внутреннего содержания, но и снаружи. Так, новые процессоры используют разъём LGA1366, существенно превосходящий по числу контактов и габаритам привычный LGA775. Появление в процессоре новых компонентов изменило и номенклатуру внешних контактов и сигналов (табл. 1)
Увеличение числа контактов обусловлено появлением в процессоре трёхканального контроллера памяти, в то время как ранее в интеловских системах он размещался в северном мосте набора логики.
Поскольку процессоры Core i7 используют совершенно новый интерфейс для связи с северным мостом, они нуждаются в специализированном чипсете (Intel X58 Express). Cеверный мост оборудован и контроллером интерфейса QPI, посредством которого он соединяется с процессором, а также снабжён поддержкой шины DMI, которая традиционно используется в интеловских чипсетах для связи между мостами.
Наименование
Тип
Описание
Дифференциальный сигнал синхронизации (на процессор)
Дифференциальный сигнал синхронизации (на ITP)
Указывает, что в системе обнаружена катастрофическая ошибка (исключение «machine check»), и она не может продолжать работу. Процессор определяет это как неисправимую ошибку машины и другие неисправимые ошибки. Поскольку это контакт входа/выхода (I/O), внешним агентам тоже разрешено выдавать эти сигналы, приводящие к обработке процессором особой ситуации при проверке машины.
Компенсация импеданса, должна быть терминирована на системной плате с использованием прецизионного постоянного резистора.
Должен быть терминирован на системной плате с использованием прецизионного (постоянного) резистора.
QPI_DRX_DN [19:0] и QPI_DRX_DP [19:0]
20 дифференциальных линии для получения данных в QPI порт. (16 бит отводится для передачи данных, две линии зарезервированы для передачи служебных сигналов и еще две - для передачи кодов коррекции ошибок CRC).
QPI_DTX_DN[19:0] и QPI_DTX_DP[19:0]
20 дифференциальных линии для выдачи данных из QPI порта. (16 бит отводится для передачи данных, две линии зарезервированы для передачи служебных сигналов и еще две - для передачи кодов коррекции ошибок CRC).
Должен быть терминирован на системной плате с использованием прецизионного (постоянного) резистора.
Опорное напряжение для DDR3
Определяют банк который предназначен для текущей команды Активации, Чтения, Записи, или команды Предвыборки.
Разрешение синхронизации банка или режим энергосбережения
Дифференциальные тактовые сигналы для модулей DIMM. Команды и сигналы управления действительны по нарастающему фронту импульсов.
Каждый сигнал выбирает один канал как цель команды и адреса.
DDR _DQ [63:0] биты шины данных DDR3.
Дифференциальные пары стробов данных (x8). Дифференциальные стробы запирают данные для каждого байта DRAM (каждый строб определяет свой байт). В зависимости от подключения DRAM - x4 или x8 используется различное число стробов.
Мультиплексированная шина адреса. По этим линиям передается адрес строки при чтении или записи, и адрес столбца. Кроме того эти линии используется для установки параметров в регистрах конфигурации DRAM.
Обеспечивает различные комбинации сопротивления терминации в активных и неактивных модулях DIMM, когда данные прочитаны или записаны.
Строб адреса строки
Сброс DRAM. Активен низким уровнем. Удерживается на низком уровне при включении питания и на высоком - при самореинициализации, иначе управление выполняется регистром конфигурации.
Текущий смысл зависит от VRD11.1
Наименование
Тип
Описание
PECI (Platform Environment Control Interface –интерфейс управления средой платформы) – последовательный служебный интерфейс к процессору.
используется, прежде всего, для управления тепловым режимом, системой питания и для контроля ошибок. Подробнее об электрических спецификациях, протоколах и функциях PECI можно найти в документе Platform Environment Control Interface Specification.
процессорный выход, используемый средствами отладки.
используется средствами отладки, чтобы запросить операции отладки на процессоре.
TCK (Test Clock) - обеспечивает синхронизацию ввода/вывода для встроенной диагностической аппаратуры – порта ТАР (Test Access Port – порт доступа к средствам тестирования).
TDI (Test Data In) - обеспечивает передачу входной последовательности для порта ТАР согласно спецификации JTAG.
TDO (Test Data Out) - обеспечивает передачу выходной последовательности для порта ТАР согласно спецификации JTAG.
Для правильной работы процессора TESTLOW должен быть подключен к земле через резистор.
TMS (Test Mode Select – выбор режима тестирования) является специальным сигналом интерфейса JTAG, формируемым специальной отладочной аппаратурой для порта ТАР.
Питание для ядра процессора.
VCC_SENSE и VSS_SENSE обеспечивают изолированное, низкоимпедансное подключение ядра процессора к напряжению питания и земле. Они могут быть использованы для обнаружения или измерения напряжения на кристалле процессора.
VCCPLL – отдельное питание PLL.
Наименование
Тип
Описание
VDDPWRGOOD – входной сигнал, указывающий, что напряжение питания VDDQ - нормальное и соответствует его спецификациям. Этот сигнал должен монотонно перейти к высокому уровню.
VID [7:0] (идентификатор напряжения) – эти выходные сигналы используются, чтобы поддержки автоматического выбора напряжения питания источника (VCC). Напряжение для формирования этих сигналов должно быть подано до момента включения VR источника Vcc процессора. И наоборот, выход VR должен быть заблокирован до поставки напряжения для сигналов VID. Сигналы VID необходимы для поддержки процессов изменения напряжения.VR должен обеспечивать напряжение или отключиться самостоятельно.
VID6 и VID7 должны быть связаны с Vss через резисторы 1 кОм
(эти значения защелкиваются по переднему фронту сигнала VTTPWRGOOD).
MSID [2:0] - MSID [2:0] используется для указания платформе, что процессор поддерживает специфический TDP. Процессор только тогда будет использован, если MSID [2:0] контакты будут подключены к соответствующим схемам управления на платформе (см. табл. 2-2 для MSID зашифровывания). Кроме того, MSID защищает платформу, предотвращая использование мощных процессоров в платформе, разработанной для менее мощных процессоров.
CSC [2:0] - текущие биты конфигурации, выходной сигнал для регулирования использования ISENSE. Это значение блокируется на верхнем значении VTTPWRGOOD.
Напряжение питания для аналоговой части интегрированного контроллера памяти, QPI и общего кэша.
Напряжение питания для цифровой части интегрированного контроллера памяти, QPI и общего кэша.
VTT_VID [2:4] (идентификатор VTTVoltage) используются для поддержания автоматического выбора напряжений электропитания (VTT).
VTT_SENSE и VSS_SENSE_VTT обеспечивают изолированный, низкий импеданс связи с напряжением VTT и «землей» процессора. Они могут использовании для измерения
напряжения на кристалле.
Этот сигнал означает для процессора, что электропитание VTT является устойчивым и в пределах спецификаций. Сигнал имеет низкий уровень напряжения со времени включения электропитания, пока оно не достигло номинального значения указанного в спецификации тогда сигнал должен перейти к высокому уровню.
Для того чтобы любая синхронизируемая схема зафиксировала желаемое состояние, сигналы на входах должны установиться до синхронизирующего перепада за некоторое время, называемое временем установки Tsetup, и удерживаться после него в течение времени удержания ТHOLD. Значение этих параметров определяется типом и быстродействием синхронизируемой схемы, и в пределе один из них может быть нулевым. Устройство обычно имеет свои буферы данных — двунаправленные приемопередатчики. Эффективность любого сигнального протокола состоит в конечных значениях логических уровней (напряжение, соответствующее логическому "0" и "1") и их дискретности (разности между уровнями логического "0" и "1"). Если на первый параметр влияет технология изготовления кристалла, то от второго параметра напрямую зависит быстродействие. Уменьшая напряжение логических уровней, мы добиваемся уменьшения потребляемой и рассеиваемой мощности. Уменьшая второй параметр, мы уменьшаем время, требуемое на переключение транзистора - следовательно, увеличиваем быстродействие. Разделение сигналов на группы по логическим уровням способствует уменьшению влияния электромагнитной интерференции и повышению эффективности протокола.
Использование дифференциального протокола направлено на уменьшение задержек, связанных со временем переключения транзистора между активными логическими уровнями: переключение между уровнями логического "0" и "1" происходит не по достижении конечного значения напряжения, а несколько ранее. Ввод линии опорного напряжения помогает осуществлять прецизионный контроль за возможными амплитудными девиациями протокола. Например, при использовании линии опорного напряжения 1,4В, уровень логической "1" соответствует промежутку 1,2-1,0В, а уровень логического "0" – 1,6-1,8В. Поэтому значение 1,2 В можно считать "1", а уровень 1,6В - "0", причем реальная логическая дискретность теперь составляет всего-навсего 0,4 В. Контрольным порогом срабатывания является точка пересечения реального и дополняющего сигналов (VX - cross-point), уровень которой составляет 50% от разности уровня опорного напряжения и порога переключения между активными уровнями, оговоренных сигнальным протоколом. Данная псевдо-дифференциальная схема позволяет не только компенсировать задержки на переключение, но и значительно снизить влияние электромагнитной интерференции за счет уменьшения длительности шума коммутации сигнала.
Используя инверсную логику, при передаче нулей микросхема может абсолютно не потреблять ток. Чтобы вывести все единицы, микросхема потребляет требуемое количество тока от собственного текущего состояния, генерируя напряжение, соответствующее низкому уровню. Этот метод терминирования учитывает минимальную типичную рассеиваемую мощность ввода-вывода при передаче случайных логических уровней в/из микросхемы памяти. Сигнальный интерфейс канала приема-передачи также требует терминирующего (VTERM) и опорного (VREF) напряжений для согласования протоколов, оба которых могут быть сгенерированы одним-единственным источником - регулятором напряжения (Voltage Generator) системы. Для развязки экранирующих и энергетических зон, как обычно, используются "сглаживающие" емкости больших номиналов - 1 µF и 100 µF , и высокочастотные шунтирующие конденсаторы 100nF. Терминирующие резисторы должны быть согласованы с полным сопротивлением канала (обычно 25 Ом и 50 Ом).
Независимые блоки рекалибровки синхронизации приемо-передатчиков, содержащие последовательные цепи обратной связи, постоянно отслеживают различные факторы девиации синхросигнала, "перестраивая" его, и поддерживают режим задержки "линковки" приемных (RX) и передающих (TX) каналов с интервалом, менее чем 5 нс.
Строго однонаправленное соединение по топологии типа "точка-точка", передающие множественные биты, применение действительно реальной дифференциальной логики, где используется два вывода для приемника и передатчика на один сигнал. Независимые источники передающих (CFM-аналог) и приемных (CTM-аналог) синхросигналов не обязательно должны генерировать строго одинаковые синхроимпульсы, однако они должны использовать как можно меньший временной "разброс". Терминирование, ставшее обязательным в современных ВЧ-линиях, в данном случае имеет внутреннюю программируемую реализацию посредством ранее упомянутого внешнего опорного резистора.
Gunning Transeiver Logic – это технология низковольтной высокочастотной системной шины, разработанная фирмой Intel еще для процессоров серии Pentium. Улучшенная версия GTL для процессоров Pentium II получила название GTL+. Дальнейшие усовершенствования привели к появлению спецификации AGTL+, предназначенной для процессоров Pentium III/4 и далее. Все варианты шины полностью совместимы между собой. Все проводники системной шины замкнуты c обоих концов на резисторы, играющие роль терминаторов. Логической единице на шине соответствует уровень 1,5 Вольта, низкий уровень выходного напряжения не должен превышать 0,6 Вольта. При обмене данными процессор генерирует сигнал Reference, составляющий примерно 2/3 от уровня логической единицы на шине, который инициирует передачу (прием) данных в соответствующие буфера. Такой же сигнал могут инициировать другие устройства подключенные к системной шине. При этом гарантируется одновременное поступление данных, независимо от длины проводников. Такое решение позволило значительно упростить топологию системной платы. Уменьшилось влияние конденсаторной емкости проводников, наведенной электромагнитной индукции. Стала возможной надежная работа шины на частотах от 150 МГц и значительно выше. Схемы передатчиков сигналов этого интерфейса имеют выходы типа «открытый коллектор», а входные цепи приемников являются дифференциальными, сигнал воспринимается относительно опорного уровня на входе VREF.
Переход на современные сигнальные протоколы сопряжен с большими проблемами технологического характера. Пониженное напряжение питания означает переход на другую норму производства кристаллов, необходима специализированная аппаратура для контроля над операциями, осциллографы для снятия тайминговых характеристик новых чипов и специальные имитаторы критических условий.
В табл. 2 сигналы процессора Core i7 сгруппированы по типом выполняемых функций, технологий и спецификаций. Буферный тип указывает технологии которая используется для передачи сигналов. Есть некоторые сигналы, которые не имеют ODT и должны быть терминированы на плате. Сигналы, которые имеют ODT, перечислены в табл. 3.
Одним из самых распространенных способов отодвинуть предел разгона того или иного компонента, является увеличение подаваемого на него напряжения. Но в настоящее даже базовые материнские платы предоставляют несколько производных величин помимо основного напряжения, а в моделях класса high-end этих значений несметное количество. Порой даже опытным энтузиастам разгона трудно понять значение того или иного параметра.
Первыми в данном вопросе путаницу вносят производители материнских плат. Притом, что производители CPU и наборов микросхем дают официальные названия всех напряжений, каждый производители материнских плат, по непонятным причинам, присваивают им свои названия. И что самое интересное, в мануалах к платам производитель не объясняет значение того или иного параметра. Зачастую объяснение в руководстве к материнской плате ограничивается простым повторением, что эта величина позволяет менять эту "величину".
Чтобы лучше понять информацию о различных напряжениях материнской платы, сначала рассмотрим, какие названия напряжений производители CPU дают своим продуктам.
Процессоры производства Intel используют следующие напряжения (приводятся официальные названия):
- VCC. Основное напряжение CPU, которое неофициально может называться, как Vcore. Обычно, когда говорят “напряжение центрального процессора”, то имеют в виду данную величину. Опция, которая управляет данным напряжением на материнских платах, может называться “CPU Voltage”, “CPU Core”, и т.д.
- VTT. Напряжение, подаваемое на интегрированный контроллер памяти (для CPU, где есть этот компонент), на шину QPI (также, если таковая имеется в процессоре), на шину FSB (для CPU на данной архитектуре), на кэш памяти L3 (если присутствует), на шину контроля температуры (PECI, Platform Environmental Control Interface, если данная особенность присутствует в CPU), а также на другие схемы, в зависимости от модели и семейства CPU. Важно понять, что на процессорах AMD “VTT” обозначается другое напряжение, а VTT на процессорах Intel - это эквивалент VDDNB на процессорах AMD. Данное напряжение изменяться посредством опций “CPU VTT”, “CPU FSB”, “IMC Voltage” и “QPI/VTT Voltage”.
- VCCPLL. Напряжение, используемое в CPU, для синхронизации внутренних множителей (PLL, Фазовая автоматическая подстройка частоты). Это напряжение может быть изменено с помощью “CPU PLL Voltage”.
- VAXG. Напряжение, подаваемое на видеоконтроллер, интегрированный в CPU. Доступно на Pentium G6950, Core i3 5xxx и Core i5 6xx процессоры. Эта опция может называться “Graphics Core”, “GFX Voltage”, “IGP Voltage”, “IGD Voltage” и “VAXG Voltage”.
- CPU clock voltage. Некоторые материнские платы позволяют Вам менять напряжение базовой частоты CPU. Это можно делать через опции, называемые “CPU Clock Driving Control” or “CPU Amplitude Control”.
Процессоры Intel. Напряжения, относящиеся к памяти.
В то время, как у всех процессоров производства AMD есть встроенный контроллер памяти, то у процессоров Intel, эта особенность присутствует у более новых моделей (Core i3, Core i5 и Core i7). Поэтому установка напряжений, относящихся к памяти, может быть произведена через настройки CPU или северного моста в составе набора микросхем (MCH, Memory Controller Hub), в зависимости от Вашей платформы. По этой причине напряжения и были разнесены на две группы.
На шине памяти может присутствовать три различных вида напряжений:
- VDDQ. Сигнальное напряжение на шине памяти. JEDEC (организация, стандартизирующая память) называет эту величину напряжением SSTL (Stub Series Termination Logic). Это распространенная величина напряжения памяти, и она может скрываться за следующими названиями: “DIMM Voltage”, “DIMM Voltage Control”, “DRAM Voltage”, “DRAM Bus Voltage”, “Memory Over-Voltage”, “VDIMM Select”, “Memory Voltage” и т.д. Значение по умолчанию для этой линии 1.8 в для памяти DDR2 (SSTL_1.8) или 1.5 в для DDR3 (SSTL_1.5).
- Termination voltage. Напряжение, подаваемое на логические схемы в чипах памяти. По умолчанию данное напряжение устанавливается, как половина значения напряжения
- VDDQ/SSTL (основное напряжение на памяти). Эта опция может быть обозначена как “Termination Voltage” or “DRAM Termination”. Обратите внимание, что для процессоров AMD это напряжение называется VTT, а в случае с процессорами Intel, VTT - это вторичное напряжение процессора (см. предыдущую страницу).
- Reference voltage. Референсное напряжение, которое определяет уровень напряжения на контроллере памяти и модулях памяти. При определенном значении Reference voltage напряжения на шине памяти ниже определяются как “0”, а выше этого значения, как “1”. По умолчанию значение Reference voltage составляет половину напряжения SSTL (коэффициент 0.500x), но некоторые материнские платы позволяют Вам изменять это отношение, обычно посредством опций “DDR_VREF_CA_A”, “DRAM Ctrl Ref Voltage” и т.п. “CA”, “Ctrl” and “Address” относятся к линиям управления шины памяти (официальное название JEDEC для этого напряжения - VREFCA). “DA” and “Data” относятся к линиям данных шины памяти (официальное название JEDEC для этого напряжения - VREFDQ). Эти опции настраиваются при помощи установки коэффициента. Например, значение “0.395x” означает, что референсное напряжение будет равно 0.395 от величины напряжения SSTL. Обычно, материнские платы на платформе Intel, позволяют Вам управлять этими напряжениями раздельно для каждого канала памяти. Таким образом, опция “DDR_VREF_CA_A” определяет референсное напряжение для канала A, а “DDR_VREF_CA_B” тоже самое для канала B.
Процессоры Intel. Напряжения, относящиеся к набору микросхем.
Опции, связанные с набором микросхем, включают все напряжения, которые не были описаны ранее:
- North bridge voltage. Это напряжение, которое подается на северный мост в составе набора микросхем системной платы. Отметим, что Intel называют северный мост, как MCH (Memory Controller Hub, на материнских платах для процессоров без интегрированного контроллера памяти), IOH (I/O Hub, на материнских платах, под CPU со встроенным контроллером памяти. Реализация набора микросхем в двух чипах) или PCH (Platform Controller Hub, на материнских платах, где CPU также имеет интегрированный контроллер памяти, но набор микросхем реализован в виде одного чипа). Таким образом, название данной опции может немного изменяться в зависимости от платформы. В случае наборов микросхем PCH существует два отдельных напряжения, VccVcore (обычно обозначается в настройках материнской платы как “PCH 1.05 V” или “PCH PLL Voltage” и является основным напряжением чипа), а также напряжение VccVRM (такие опции, как “PCH 1.8 V” или “PCH PLL Voltage” регулируют напряжение, подаваемое на внутренние множители чипа).
- South bridge voltage. Напряжение, подаваемое на чип южного моста. Intel называют чип южный моста - ICH (I/O Controller Hub). Название опции, отвечающей за установку данного напряжения, может быть “SB Voltage” and “ICH Voltage”.
- PCI Express voltage. Если Вы хотите изменить напряжение PCI Express, то нужно будет сначала определить, каким образом в Вашей системе управляются слоты и линии PCI Express. Например, некоторые CPU от Intel, могут управлять одной x16 или двумя x8 PCI Express линиями для подключения для видеокарт, а низкоскоростными PCI Express управляет набор микросхем (PCH). На некоторых других платформах управление слотами PCI Express для видеокарт осуществляется северным мостом (MCH или IOH), в то время как низкоскоростными PCI Express, управляет чип южного моста (ICH). Напряжение, используемое на линиях PCI Express, обычно, регулируется аппаратно, поэтому оно автоматически изменяется при изменении напряжений CPU, северного (PCH/MCH) или южное моста, в зависимости от того, где реализовано управление линиями PCI Express. В некоторых наборах микросхем (например, Intel X58) есть возможность устанавливать напряжения для линий PCI Express. На материнских платах, основанных на таких чипсетах, Вы найдете специальные опции для установки напряжения PCI Express. Например, “IOHPCIE Voltage” изменяет напряжение линий PCI Express, которым управляет северный мост материнской платы (IOH). А при помощи такой опции, как “ICHPCIE Voltage” можно устанавливать напряжение линий ICHPCIE Voltage, которыми управляет южный мост материнской платы (ICH).
- PCI Express clock voltage. Некоторые материнские платы позволяют Вам устанавливать напряжение элементов, отвечающих за частоту шины PCI Express. Данный параметр может называться “PCI-E Clock Driving Control” или “PCI Express Amplitude Control”.
В этом материале будет дано общее руководство по разгону процессоров Intel Core с архитектурой Haswell для сокета LGA 1150. Начав с теории, перейдем к практике и, ознакомившись с программами тестирования и мониторинга, займемся самостоятельным разгоном. А также немного о разгоне Ring и DRAM, справочная информация и небольшой FAQ.
Оглавление
Вступление
В этом материале будет дано общее руководство по разгону процессоров Intel Core с архитектурой Haswell для сокета LGA 1150.
реклама
Ранее в лаборатории уже были проведены различные тесты по разгону Haswell:
После прочтения вышеуказанных статей у начинающих или даже опытных оверклокеров могут возникнуть вопросы: «С чего лучше начать разгон Haswell серии К?» и «Какая последовательность действий необходима при разгоне Haswell серии К?» Ответы на эти и другие вопросы даются ниже в формате более простого изложения уже накопленного на данный момент опыта участников форума и результатов тестов лаборатории.
Немного теории
Прежде чем начать сам процесс разгона, необходимо освежить в памяти особенности новых решений Intel.
Одним из основных нововведений архитектуры Haswell является интеграция под крышку процессора регулятора напряжения питания – iVR.
Что это меняет для пользователя? В первую очередь то, что теперь четырехфазные, относительно бюджетные материнские платы способны на серьезный уровень разгона ЦП, для достижения которого ранее необходимо было приобретать недешевые системные платы с шестью и более фазами подсистемы питания CPU. Такое стало возможно благодаря тому, что теперь на процессор материнской платой подается более высокий уровень напряжения питания – 1.8 В, вместо прежних 1 В. На картинке выше ввод напряжения обозначен как Vccin.
Напряжение Vccin 1.8 В подается на процессор в интегрированный регулятор питания iVR, где последним при помощи триста двадцати фаз оно преобразовывается в различные уровни напряжения для различных узлов внутри ЦП.
Еще со школы нам должно быть известно, что мощность равна произведению напряжения и силы тока. Сравним нагрузку на подсистему питания CPU у материнской платы при разных напряжениях для 77 Ватт Ivy Bridge и 84 Ватт Haswell:
- 77 Вт / 1.2 В = 64.2 А.
- 84 Вт / 1.8 В = 46.6 А.
Теперь возьмем данные по потреблению из статьи «Изучение нюансов» и посчитаем нагрузки для серьезного разгона Haswell при потреблении процессором 200 Ватт:
реклама
Именно высокий ток диктует необходимость большого количества фаз питания для успешного разгона. Забегая вперед, отмечу, что уровень Vccin можно поднимать до 2.4 В (что собственно и было реализовано в лаборатории), тем самым еще более разгружая подсистему питания (VRM):
Поскольку производители материнских плат сегодня обычно используют подсистему питания (VRM) с рабочим током около 40 А на фазу, нетрудно посчитать, что даже для такого разгона Haswell нужно уже как минимум три фазы питания. Достаточным количеством, с небольшим запасом, будет четыре фазы. Разумеется, не маркетинговых виртуальных фаз, а настоящих.
До интеграции iVR под крышку процессора, фазы на системной плате разделялись на различные узлы ЦП, например, такие как iGPU, ядра CPU, интегрированный контроллер памяти. Но теперь у Haswell нет фаз со специализацией, все фазы питания на материнской плате работают вместе над обеспечением мощности для iVR CPU. Оперативная память, как и ранее, работает на отдельной фазе питания, обычно находящейся рядом со слотами памяти.
Интеграция iVR под крышку ЦП избавила от Vdrop – падения напряжения питания ядер процессора под нагрузкой. Такое падение негативно отражается на стабильности CPU, вводя его в нестабильный диапазон напряжений. Для устранения этого эффекта материнской платой ранее использовалась схема компенсации падения напряжения – Load-Line Calibration. При разгоне уровень компенсации требовалось подбирать вручную. Теперь iVR берет контроль над напряжением в свои руки, облегчая жизнь пользователю.
Разгон на практике
Хорошему разгону необходимо хорошее охлаждение. Так, для достижения высот частотного потенциала BOX-версии кулеров однозначно не подойдут и следует обратить внимание на башенные конструкции на тепловых трубках в ценовой категории от ~$40. Многие из таких решений ранее уже были рассмотрены в лаборатории.
Кроме того, как показала практика предыдущих статей по разгону, больших частот на ЦП Haswell достичь сложно из-за штатного термоинтерфейса под крышкой CPU.
Перед разгоном можно попробовать оценить потенциал вашего процессора. Для этого необходимо сбросить настройки системной платы в заводское состояние. Сделать это можно перемычкой на материнской плате или из BIOS, загрузив настройки по умолчанию. При этом следует учесть, что некоторые производители оснащают свои модели плат физическими переключателями режимов экономии электроэнергии и предустановленных профилей разгона. Экономию и разгон нужно отключить. За подробностями следует обратиться к инструкции по плате.
После сброса настроек процессор будет функционировать на штатной частоте и iVR назначит ему базовое напряжение, которое можно увидеть как Vcore в BIOS и в разделе мониторинга напряжений.
Существует некоторая зависимость разгонного потенциала Haswell от базового напряжения. Точная статистика пока не собрана, в силу новизны платформы, но уже прослеживается следующая примерная тенденция, замеченная на скальпированных процессорах с «жидким металлом» под крышкой.
Однако есть противоречивая практика у нескольких обладателей моделей Haswell на нашем форуме, когда ЦП с откровенно плохим прогнозом разгоняется не хуже процессора с хорошим прогнозом при близких напряжениях Vcore у обоих. Следовательно, нельзя полностью положиться на такую методику предсказания, но и игнорировать ее тоже не стоит.
реклама
Теперь, когда известно базовое напряжение, можно перейти непосредственно к процессу разгона.
Начнем с напряжений различных узлов процессора и их условно допустимых предельных уровней. Опытным путем энтузиастами за многие годы было выявлено, что более-менее безопасно превышать напряжения при разгоне можно на 20-30% от номинального уровня. Однако сам производитель никаких гарантий не дает, поскольку разгон не является штатным режимом функционирования. Тем не менее, Intel предлагает «застраховать» CPU за небольшую плату.
В Haswell существует несколько типов управления напряжением питания ядер процессора. Каждый производитель может проявлять тут бурную фантазию в названиях режимов, но интуитивно вы сможете догадаться, какой режим и под каким названием скрывается.
Для примера, приведу ниже скриншот из BIOS материнской платы ASUS.
Auto (Adaptive) – адаптивный автоматический режим. В этом случае напряжением управляет iVR процессора во всем диапазоне частот. Положительным моментом является то, что напряжение регулируется автоматически. Отрицательный момент – iVR зачастую неадекватно поднимает напряжение, выше достаточного уровня, чем может вызвать перегрев CPU и активацию его защиты в виде снижения частоты – троттлинг.
Offset – сдвиг кривой зависимости напряжения и частоты. Для понимания принципа его работы стоит посмотреть на следующую таблицу.
Добавляя сдвиг напряжения, мы сдвигаем на графике уровни напряжений на всех уровнях частот ядер, получая большее напряжение на прежней частоте.
Положительным моментом является то, что вы частично сами управляете напряжением, задавая сдвиг. Отрицательным моментом – сложность подбора такого режима, а именно его достаточности и баланса нагрева. Подбор размера сдвига осуществляется методом проб и ошибок.
Смешанный режим (интерполяция, адаптивный offset). Это режим двойного сдвига. На всем диапазоне штатных частот применяется обычный offset, а сверх них, уже на турбочастотах, применяется еще больший сдвиг. Выглядит это так:
Плюсы и минусы те же самые, что и у обычного Offset.
Однако у дополнительного сдвига есть одна полезная особенность – он может быть отрицательным. Для чего это может пригодиться? Например, можно задать первичный offset, который поднимет напряжения во всем диапазоне частот, а дополнительный отрицательный сдвиг поможет снизить верхний предел напряжения на турбочастотах. Этим можно заметно снизить нагрев процессора под большой нагрузкой, если iVR в вашем случае чрезмерно поднимает напряжение.
Подобрать настройку напряжения с дополнительным offset еще сложнее, не говоря уже про настройки с его отрицательными значениями. Поберегите нервы.
Перейдем к следующему способу управления напряжением.
Последний режим это Manual, ручной. В нем у напряжения есть заданный потолок, который увеличивается под нагрузкой лишь на 0.010 В – 0.015 В. Небольшое увеличение напряжения – работа автоматической логики iVR. Плюсы такого решения – легче подобрать нужное напряжение и стабильность во всем диапазоне частот. Минусы – да, в общем-то, их и нет.
Лучше начинать разгон, выбирая ручной способ управления напряжением. Это облегчит и ускорит сам процесс.
Что касается других подсистем процессора, то аналогичные способы управления существуют для Vring, Vsa, Viod, Vioa узлов ЦП. Некоторые из них лишены ручного режима или дополнительного offset.
Подпишитесь на наш канал в Яндекс.Дзен или telegram-канал @overclockers_news - это удобные способы следить за новыми материалами на сайте. С картинками, расширенными описаниями и без рекламы.
Читайте также: